(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平5-48269

(43)公開日 平成5年(1993)2月26日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

H 0 5 K

3/46

N 6921-4E

3/00

N 6921-4E

3/46

X 6921-4E

審査請求 未請求 請求項の数 2(全 5 頁)

(21)出願番号

(22)出願日

特願平3-202844

14-22

平成3年(1991)8月13日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 橋本 晃

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

(54)【発明の名称】 多層配線基板の製造方法

(57)【要約】

【目的】 多層配線基板のビアホール形成法にYAGレーザを用いることで直径100μm以下のビアホールを 形成し、更にそのビアホール部の上下導体間の接続を安 定させるものである。

【構成】 多層配線基板の製造方法において、下部導体2を有するベース基板1の上面全体に絶縁層3を形成した後、前記絶縁層3の下部導体2上の部分にYAGレーザによりビアホール6を設け、その後前記絶縁層3上に前記ビアホール6を通して下部導体2に接続される上部導体5を形成するものである。




1 ベース基板 2 下部 導体

3 絕緣層

5 上部幕体6 ピアホール

(c) 3 6 3 2 6 3 63 2 6





【特許請求の範囲】

【請求項1】下部導体を有するベース基板の上面全体に 絶縁層を形成した後、前記絶縁層の下部導体上の部分に YAGレーザによりビアホールを設け、その後前記絶縁 層上に前記ビアホールを通して下部導体に接続される上 部導体を形成する多層配線基板の製造方法。

【請求項2】下部導体のビアホール形成部分の厚みを厚くした請求項1記載の多層配線基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は多層プリント配線基板等 の多層配線基板の製造方法に関するものである。

[0002]

【従来の技術】近年、電子部品の小型軽量化の要求にともない、多層プリント配線基板の配線幅やスルーホール、ビアホール径の縮小化が行われている。パターン形成においては、主としてスクリーン印刷法が用いられており、技術動向として、従来、配線幅 150μ mであったものが、最近のスクリーンマスクの開発により配線幅75 μ m程度のプリント配線基板の量産が可能になって20きた。一方、ビアホールについては、径が $200~300\mu$ mのものが量産されているが、今後縮小化されてもスクリーンの制約上 150μ mが限界と考えられている。

【0003】このようなスクリーン印刷法を用いたビアホール形成について図面を用いて説明する。図2はスクリーン印刷法でビアホールを形成する場合の構成を示すものである。1はベース基板、2は下部導体、3は絶縁層、4はビアホール部、5は上部導体である。

【0004】このような構成での製造工程は、まず図2(a)に示すようにベース基板1上に下部導体2を形成し、次に図2(b)に示すようにスクリーン印刷によりビアホール部4のパターンを有する絶縁層3を形成する。更にその後図2(c)に示すように上部導体5を絶縁層3上に形成するとともに、ビアホール部4を通して上下の導体の接続を行い、回路を形成する。

[0005]

【発明が解決しようとする課題】しかしながら、このようなスクリーン印刷によるビアホール形成の場合、スクリーン版のビアホール解像度に限界があり、ビアホール 40の最小径は150μm程度が限界であると考えられている。

【0006】また、絶縁層をエッチングしてビアホールを形成するフォトリソ工法では、ビアホール径を100 μ m以下にできる厚膜の絶縁材料の選択に制限があり、容易に形成できなく、そのため量産性が悪く、コストが高くなるという課題がある。

*【0007】本発明はこのような問題点を解決するもので、直径100μm以下のビアホールを容易に形成できるようにすることを目的とする。

[0008]

【課題を解決するための手段】この課題を解決するために本発明の多層配線基板の製造方法は、下部導体を有するベース基板の上面全体に絶縁層を形成した後、前記絶縁層の下部導体上の部分にYAGレーザによりビアホールを設け、その後前記絶縁層上に前記ビアホールを通して下部導体に接続される上部導体を形成するものである。

[0009]

【作用】このYAGレーザを用いることにより、直径100μm以下のビアホールが容易に形成されることとなる。

[0010]

【実施例】(実施例1)以下、本発明の一実施例について図面を用いて説明をする。

【0011】図1は本発明の一実施例による多層プリント配線基板の製造工程の要部を示すもので、図1において図2と同一部分については同一番号を付している。すなわち、本発明においては、下部導体2を有するベース基板1の上面全体に絶縁層3を形成した後、YAGレーザを用いて絶縁層3の下部導体2上の部分にビアホール6を設けたものである。

【0012】次に、本発明の多層プリント配線基板について具体的に説明する。まず図1 (a) に示すようにアルミナセラミック基板 (純度96wt%) 上に下部導体2 (Ag-Pdペースト) をスクリーン印刷で形成し、焼の炉にてピーク温度800℃~870℃のピーク時間6分~10分 (昇温速度50℃~80℃/分) の条件で焼成した。下部導体2の厚みは6~10μmである。

【0013】次に図1 (b) に示すように絶縁ペーストをスクリーン印刷で塗膜を形成し、焼成炉にてピーク温度840℃~870℃、ピーク時間8分~10分(昇温速度50℃~100℃/分)の条件で焼成した。絶縁層3の厚みは、下部導体2上で30μm~40μmであった

【0014】次に図1(c)に示すようにYAGレーザを用い、1w~10wの出力のレーザ光でビアホール6を開ける。特に、レーザ照射時に飛散する加工くずがサンプルに付着しないように加工部付近の空気の強制吸引を行う。加工後のビアホールの深さと直径を(表1)に示す。

[0015]

【表1】

2

4

(下部導体1回印刷サンプル)

YAGレーザ加工のビアホール部の形状と上下導体間の接合信頼性データ

7 /4H	1 AT A 3H FF		
ピアホール	ピアホール	ビアホール部の初期	ビアホール部の温度
		接合不良	サイクル後の接合不良
15	2 1	有り	
23	25	有り	
28	32	有り	
33	4 1	有り	
37	42	無し	有り
4 1	44	無し	無し
4 4	46	無し	無し
47	49	無し	無し
49	53	有り	
51	62	有り)、100℃(30分間
	ピ7ホール 深さμm 15 23 28 33 37 41 44 47	ピアホール ピアホール 深さ μm 直径 μm 15 21 23 25 28 32 33 41 37 42 41 44 44 46 47 49 49 53	深さμm 直径μm 接合不良 15 21 有り 23 25 有り 28 32 有り 33 41 有り 37 42 無し 41 44 無し 44 46 無し 47 49 無し 49 53 有り 51 62 有り

温度サイクル: 1サイクル -30℃(30分間)、100℃(30分間)

常温(10分間)

250サイクル後の結果を示す。

【0016】次に図1 (d) に示すように上部導体5をスクリーン印刷で形成し、焼成炉にてピーク温度800℃~870℃、ピーク時間6分~10分(昇温速度50℃~80℃/分)の条件で焼成した。ここで、YAGレーザのパワーの変動によるビアホールの形状を安定させる目的で下部導体2の厚みを厚くするために、下部導体*

[0017]

【表 2】



(下部導体2回印刷サンプル)

YAGレーザ加工のピアホール部の形状と上下導体間の接合信頼性データ

AGV	ーリ加工			
パワー	ピアホール	ピアホール	ピアホール部の初期	ビアホール部の温度
(w)		直径μm	接合不良	サイクル後の接合不良
1	17	23	有り	
2	24	24	有り	
3	27	32	有り	
4	32	40	有り	
5	36	4 1	無し	有り
6	4 1	4 4	無し	無し
7	43	45	無し	無し
8	47	47	無し	無し
9	50	5 1	無し	無し
10	53	59	無し	無し)、100℃(30分

温度サイクル: 1サイクル -30℃(30分間)、100℃(30分間)

常温(10分間)

250サイクル後の結果を示す。

【0018】上記の方法で作成したサンプルの上下導体 間の接続部の信頼性の評価結果について述べる。F.O (初期オープン:接合不良)について(表1), (表 2) に示すように下部導体の厚みに関係なくYAGレー ザの出力が1w~4wではビアホールの接合不良が発生 した。これは、出力が小さいため、ビアホールの深さが 下部導体まで届かなかったためだと思われる。5w~1 0 wまでは上下導体の接合不良は発生しなかった。

【0019】次に環境試験である温度サイクル試験(-30℃30分間、100℃30分間、常温10分間)で 250サイクル後の結果について述べる。出力5wのも 40 のは250サイクルでオープン不良が発生した。また、 出力6w以上のものについて250サイクル後で下部導 体の1回印刷のものは出力9w, 10wで接合不良が発 生したが、下部導体の2回印刷のものは接合不良は発生 しなかった。このことから下部導体が薄いもの(1回印 刷品)はパワーを掛けすぎると下部導体が過剰に損傷を 受けて上下導体間の接合性が悪くなったと言える。ビア ホールの直径は44μm~59μm程度で100μm以 下のビアホールを形成することができた。

【0020】以上の結果からYAGレーザにより約50 50

μ m程度のビアホールを形成することが可能であり、ま た、スクリーン印刷の条件を変えたり、2回印刷をして 下部導体の膜厚を厚くすることにより、YAGレーザの パワーの許容範囲が広がり、ビアホール部の上下導体間 の接続の信頼性を向上させることができる。

【0021】さらに、YAGレーザによるビアホール形 成法は、スクリーン印刷工法でビアホール形成する場合 と比較して、絶縁層のビアホール部の周辺に発生するメ ニスカス(部分的に印刷塗膜の厚みが厚くなる現象)が でなく、絶縁層の平坦性に優れているため、今後ICの フェイスダウン実装技術に不可欠である平坦性の追求に とって非常に有利である。また、YAGレーザが厚膜H IC基板の抵抗体のトリミングに使用されることより、 たとえば、内部抵抗体のトリミングとビアホールの形成 を同時に行うこともできる。

【0022】なお、本実施例では、Ag-Pd系厚膜多 層基板について述べてきたが、Cu系厚膜多層基板につ いても同様な結果が得られる。また、多層配線基板の積 層方法が印刷多層でなくとも絶縁層を1層積層する毎に YAGレーザで加工できる工程で、かつ絶縁層がYAG レーザで加工できるもので下部導体膜厚が 6 μ m程度あ

れば本発明の方法を適用することが可能である。

【0023】さらに導体膜及び絶縁体膜の形成について本実施例ではスクリーン印刷法で行う場合を説明したが、ペーストの粘度調整をすることで描画法, 凹版オフセット印刷法でも使用可能である。また、薄膜工法のスパッタ, 蒸着等の膜形成法を用いることも可能である。

[0024]

【発明の効果】以上のように本発明による多層配線基板の製造方法によれば、直径 100μ m以下のビアホールを容易に形成することができる。

【図面の簡単な説明】

*【図1】 (a) ~ (d) は本発明の一実施例における多 層配線基板の製造方法を示す断面図

【図2】 (a) ~ (c) は従来の多層配線基板の製造方法を示す断面図

【図2】

【符号の説明】

- 1 ベース基板
- 2 下部導体
- 3 絶縁層
- 5 上部導体
- 10 6 ビアホール

【図1】

ペース基板
 下部連体
 2 下部連体
 3 絶豫層
 5 上部連体

(a) 3 4 3 2 4 3 4 3 2 4 5 (c) 5 4 2 34 5 4 3 2 4 5 (d) 3 3 3 3